降維打擊！Intel 3D立體封裝深度揭祕：前途無量

Intel處理器英特爾 · 發表 2019-01-28 21:48:36

摘要：半導體行業的技術難度正呈幾何指數般的速度加大，以往很多慣用手段都開始漸漸失靈了。面對越來越難做的晶片，未來該何去何從？最近，Intel提出了革命性的 Foveros 3D立體晶片封裝技術，首次為CPU處理器引入了3D堆疊式設計，堪稱產品創新的催化劑，或將成為CPU處理器歷史上一個重要...

半導體行業的技術難度正呈幾何指數般的速度加大，以往很多慣用手段都開始漸漸失靈了。面對越來越難做的晶片，未來該何去何從？

最近，Intel提出了革命性的 Foveros 3D立體晶片封裝技術 ，首次為CPU處理器引入了3D堆疊式設計，堪稱產品創新的催化劑，或將成為CPU處理器歷史上一個重要的轉折點。

它允許在新的裝置外形中“混搭”(mix and match) 不同工藝、架構、用途的技術 IP 模組、各種記憶體和 I/O 元件，使得產品能夠分解成更小的組合，同時將之前分散、獨立的不同模組結合為一體，以滿足不同應用、功耗範圍、外形尺寸的設計需求，以更低的成本實現更高的或者更適宜的效能。

其實在此之前，Intel曾經應用過一種2D整合技術“EMIB”(嵌入式多晶片互連橋接)，把不同工藝、功能的IP模組整合到單一封裝中，相比傳統2D單片設計更有利於提高良品率、提升整體效能、降低成本、加快產品上市速度，典型產品代表就是集成了Intel八代酷睿CPU、AMD Vega GPU圖形核心的Kaby Lake-G系列。

Foveros則進化到了3D整合，延續2D整合各種優勢的同時，加上全新水平的整合密度和靈活性，首次讓邏輯晶片可以堆疊在一起，徹底顛覆並重新構建了系統晶片架構。

套用劉慈欣科幻大作《三體》裡的一個流行梗，可以說Intel站在3D的角度上，對傳統2D晶片發動了一場“降維打擊”。

在Intel提供的Foveros 3D堆疊封裝示意圖上，可以清楚地看到這種蓋樓式設計的巧妙之處：

最底部的封裝基板之上，是核心的基礎計算晶片，再往上可以堆疊計算、視覺等各種模組，高效能邏輯、低功耗邏輯、高密度記憶體、高速記憶體、感測器、功率調節器、無線電、光電子等等就看你需要什麼了，無論是Intel IP還是第三方IP都可以和諧共處，客戶完全可以根據需要自由定製。

這是從側視角度展示的Foveros 3D封裝的結構示意圖：最下邊是封裝基底，之上安放一個底層晶片(Bottom Chip)，起到主動中介層(Active Interposer)的作用——AMD Fiji/Vega核心整合封裝HBM視訊記憶體就有類似的存在。

中介層之上就可以放置各種不同的新品或模組，比如CPU、GPU、記憶體、基帶……

而在中介層裡有大量的TSV 3D矽穿孔，負責聯通上下的焊料凸起(Solder Bump)，讓上層晶片和模組與系統其他部分通訊。

當然，如何處理不同模組之間的高速互連，確保整體效能、功耗等都處於最佳水平，無疑是非常考驗設計能力和技術實力的，TSV矽穿孔、分立式積體電路就是其中的關鍵所在。

Intel表示，不同用途晶片或者功能模組對電晶體密度的需求是截然不同的，效能、功耗、成本也相差很大，因此所有晶片模組都使用同一種工藝不會達到最佳效果，尤其是新工藝越來越難，都硬上新工藝不值得，也越來越不容易做到。

Intel還強調， 3D封裝不一定會降低成本，但重點也不在於成本，而是如何把最合適的IP放在最合適的位置上，進行混搭，這才是真正的驅動力。

Foveros 3D封裝技術將從2019年下半年開始，陸續出現在一系列產品中，未來也會成為Intel晶片設計的重要根基。

首款產品代號為“Lakefield”，也是全球第一款混合CPU架構產品。Intel同時展示了基於該處理器的小型參考主機板，稱其可以靈活地滿足OEM各種創新的裝置外形設計。

Lakefield將會結合高效能的10nm運算堆疊小晶片、低功耗的22nm FFL基礎矽片，首次展示的參考設計示例中，就集成了CPU處理器、GPU核心顯示卡、記憶體控制器、影象處理單元、顯示引擎，以及各種各樣的I/O輸入輸出、除錯和控制模組。

作為混合x86架構產品，它擁有一個10nm工藝的高效能Sunny Cove CPU核心(Ice Lake處理器就用它)，以及四個10nm工藝的低功耗Atom CPU核心，二者既有自己的獨立快取，也共享末級快取，同時核芯顯示卡也和Ice Lake一樣進化到第11代，不但有多達64個執行單元，功耗也控制得非常低。