Intel Lakefield SoC將直接整合記憶體，由Foveros 3D工藝打造

Intel在去年12月的“架構日”活動上公佈了名為“Foveros”的全新3D封裝技術，該技術首次引入了3D堆疊的優勢，可實現在邏輯晶片上堆疊邏輯晶片，當時Intel展出使用該技術製造的Hybrid x86 CPU，也公佈了一些規格細節，但對此工藝並沒有說太多。

現在Intel在 油管 上放出了採用Foveros 3D封裝工藝所生產的Lakefield SoC的介紹視訊，從視訊上可以看出這個SoC至少包含四個層，前兩層是由PoP封裝的DRAM記憶體所組成，由兩塊BGA DRAM堆疊在一起，第三層則是由10nm工藝打造的CPU與GPU，最底層則是由22nm工藝打造的I/O與快取層。

10nm工藝的計算晶片包含一個Sunny Cove大核，該核心擁有自己的L2快取，不過它核心外還有0.5MB的MLC中等級快取，四個Tremont小核，它們共享1.5M L2快取，所有核心共享4MB的LLC快取，記憶體控制器是4*16位的，支援LPDDR4，整合了Gen 11核顯，有64個EU單元，Gen 11.5顯示控制器還有新的IPU，支援DP 1.4。

位於底部的基底層作為SoC的快取與I/O模組，應該整合了PCI-E控制器並擁有PCH晶片的部分功能，為SoC提供豐富的I/O功能，由於SoC直接整合了記憶體模組，所以可以讓移動裝置的主機板變得更為小巧，而Lakefield SoC本身也只有12*12mm那麼大，TDP不會高於7W，它的出現可以讓未來的移動裝置變得更輕薄，並且有更強的續航能力。

但是目前還不知道這個Lakefield SoC是否需要搭配PCH所使用，因為從上圖來看SoC下面那個大晶片看起來像是PCH晶片，當然目前無法確定那個到底是什麼。