恩智浦推出LPC5500和i.MX RT600微控制器，保護物聯網邊緣計算安全
雷鋒網訊息，昨日，知名半導體廠商恩智浦（NXP）在北京舉辦了一場產品溝通會，對剛剛推出的LPC5500微控制器及i.MX RT600跨界處理器兩款產品進行了展示和講解，同時針對中國市場的發展進行了介紹。
溝通會後，雷鋒網與恩智浦微控制器業務線全球資深產品經理曾勁濤就兩款產品進行了進一步的交流。
全新Cortex M33核心，整合AI協處理器
恩智浦微控制器業務線全球資深產品經理曾勁濤首先介紹了產品資訊，LPC5500使用40nm快閃記憶體技術，可選配單/雙核100MHz Cortex M33 MCU，提供最多640KB快閃記憶體和320KB SRAM，整合DC-DC轉換器，功率預算低於同類產品，最高達到90 CoreMarks/mA，面向大量不同的工業和物聯網邊緣應用。此外，恩智浦的自動可程式設計邏輯單元用於分擔並執行使用者定義任務，從而增強實時並行效能。
i.MX RT600跨界處理器使用28nm FD-SOI（全耗盡絕緣矽）工藝製造，整合300MHz的Cortex M33 MCU和600MHz的Cadence Tensilica HiFi 4 DSP，並提供最多4.5MB共享片上SRAM，可在超低功耗邊緣處理應用中實現高效本地音訊預處理、沉浸式3D音訊播放和支援語音的體驗。恩智浦還為DSP提供4個32位MAC、向量浮點功能單元、256位寬訪問資料匯流排，以及特殊啟用函式（例如Sigmoid等傳遞函式）的DSP擴充套件，進一步增強機器學習效能。
恩智浦在這兩款產品上選擇使用Arm最新的Cortex M33 MCU核心，是Arm v8 M架構的首次全面功能實施方案。與現有的Cortex M3和Cortex M0相比，Cortex M33具有顯著的效能和安全平臺優勢（分別實現了超過15%至65%的改進）。
Cortex M33的主要特性之一是專用協處理器介面，它實現了緊耦合協處理器的高效整合，從而擴充套件了CPU的處理能力，同時還保持完全的生態系統和工具鏈相容性。曾勁濤向雷鋒網 (公眾號：雷鋒網) 介紹，恩智浦利用專用協處理器介面連線協處理器，加快了卷積、關聯、矩陣運算、傳遞函式和濾波等機器學習和DSP功能執行速度，與在Cortex M33上執行相比，效能提升達10倍。協處理器還進一步利用常見CMSIS-DSP庫呼叫（API）來簡化客戶程式碼移植。
多層保護機制，確保邊緣計算安全
為了保護物聯網邊緣裝置和雲至邊緣連線的安全，恩智浦將強化的安全子系統和軟體整合到安全執行環境（SEE）中，以提升信任、隱私和保密方面的效能標準。在LPC5500微控制器和i.MX RT600跨界處理器中，恩智浦構建了一套通過硬體實現的多層保護機制。這種分層安全方法對於物理保護和執行時保護至關重要，可通過以下方式來保護嵌入式系統：
基於硬體的不可變“信任根”的安全引導
基於證書的安全除錯身份驗證
加密的片上韌體儲存，提供實時的無延遲解密
這些功能與Arm v8 M TrustZone和記憶體保護單元（MPU）的Arm Cortex M33增強功能相結合，利用基於硬體的儲存器對映隔離來實現基於特權的資源和資料訪問，從而實現物理保護和執行時保護。
雷鋒網瞭解到，安全引導過程利用裝置唯一金鑰，建立不可變的硬體“信任根”。這些金鑰現在能夠由基於SRAM的物理防克隆技術（PUF）在本地按需生成，該技術利用SRAM位單元固有的自然變異特性。這樣就可實現終端使用者與原始裝置製造商（OEM）之間的封閉式事務處理，從而杜絕在可能不安全的環境中進行第三方金鑰處理。另外，金鑰也可通過基於Fuse的傳統方法來注入。
而恩智浦的安全執行環境通過對SRAM PUF的創新利用，生成裝置唯一的金鑰，從而改進了邊緣至邊緣、雲至邊緣通訊的對稱和非對稱加密。通過可信計算組織（TCG）制定的裝置識別構成引擎（DICE）安全標準，公鑰基礎設施（PKI）或非對稱加密的安全性得以增強。SRAM PUF根據DICE的要求，確保唯一裝置金鑰（UDS）的保密性。
據瞭解，新推出的解決方案支援非對稱加密加速（RSA中金鑰長度為1024至4096位，ECC），還支援最多256位的對稱加密和雜湊（AES-256和SHA2-256），提供針對mbedTLS優化的庫。
雷鋒網還獲悉，恩智浦已與Dover Microsystems攜手合作，在未來的平臺中引入Dover的 CoreGuard™技術。CoreGuard是基於硬體的主動式防禦安全IP技術，可即時攔截違背預先建立的安全規則的指令，從而讓嵌入式處理器自身能夠防禦軟體漏洞和基於網路的攻擊。
雷鋒網原創文章，未經授權禁止轉載。詳情見 ofollow,noindex" target="_blank">轉載須知 。