22nm製程大戰在即 晶片廠商摩拳擦掌

感謝奶爸狂魔2018的投遞

過去幾年來，晶片廠商們開始對22nm製程技術重新重視，已經或者即將完成其新款22nm製程的開發研究工作，計劃逐步將其投入量產，準備在市場上一決雌雄。GlobalFoundries，Inel,臺積電，聯電這些晶片廠商都在積極為自己手中的新22nm製程產品開疆拓土，希望自己的22nm產品能夠在諸如汽車，物流網或無線產品領域佔有一席之地。

不過對代工客戶而言，選擇是艱難的，因為市面上這些新22nm製程各有千秋，而且各種22nm製程適用的EDA工具也互不相容。

晶片廠商目前著力推廣新22nm製程主要有以下幾個原因：首先，既有的28nm產品經過多年發展已經出現業務發展乏力，產能過剩的問題，而22nm則會是新的業務增長點；另外，22nm產品還可以填補客戶的空白。許多還在使用28nm產品的代工客戶已經在盤算著要將產品工藝升級到16/14nm或更高等級，奈何在這些節點通常只有昂貴的finFET可供選擇。相比之下22nm產品則既可滿足工藝升級的願望，又普遍基於傳統的平面結構因而價格相對便宜。

圖1：FinFET與平面型器件的對比

然而市面上22nm產品可謂五花八門，主要有三種流派：

1.臺積電與聯電正在 ofollow,noindex">開發 的22nm平面體矽結構產品；

2.GlobalFoundries正在推廣的22nm平面型全耗盡FD-SOI產品；

3.Intel的22nm低功耗型finFET產品。

此外，三星也在開發18nm平面型FD-SOI產品。

不論是18還是20nm，這些產品的客戶物件是類同的，可以想見，將來的18/22nm市場將充滿火藥味。

“22nm會是下一個大熱的節點製程嗎？我認為很有可能，”ARM公司的高管 Kelvin Low表示，“但我不認為會出現哪一家產品獨大的情況。由於各家22nm產品設計考量各異，因此這些22nm產品會在市場上平分秋色。”

當然，22/18nm產品並不適用於所有客戶和所有應用。就像以前一樣，有些客戶可能會選擇在28nm原地踏步，有些可能跳過22/18nm直接進到16/14nm。除了客戶的具體應用之外，傳統因素諸如耗電，效能，微縮度，開發週期，成本仍是客戶們做出選擇的依據。

以下我們便為大家羅列一下市面上的主要22nm產品及其生產方的一些情況。

體矽陣營

目前，有人認為22nm屬於獨立市場，而也有人將22nm作為一個28nm的子集來看待。

比如電子市場諮詢公司IBS就是把28nm，22nm，20nm以及18nm揉合在一起進行分析。根據他們的資料，2018年這些產品的市場總量將達到11億美元，比2017年下降2.8%，他們還認為2019年22nm產品的市場僅會增長0.6%，在他們看來，22nm要想有大的發展還要等到2019年以後。相比之下，28nm仍將佔據市場的最大頭。2017年28nm產品代工市場市值為100億美元，而到2018年，由於出現產能過剩，28nm的業務額並沒有能夠有明顯的增長。這是因為目前有一部分28nm的客戶正向更高階的節點製程遷移，另一方面，中國大陸正在積極擴充自己的28nm產能。

值得注意的是，22nm產品已經開始侵蝕28nm產品的市場。IBS高管Handel Jones認為：“2018年，22nm的市場規模會達到28nm規模的10%，我認為將來22nm會成為下一個大節點。”

在22nm的三種流派即平面體矽流派，FD-SOI全耗盡流派，finFET流派中間，平面體矽由於歷史最悠久，因此名聲最大。平面體矽和finFET流派都是直接在矽片上製作CMOS器件，而FD-SOI則是先在矽片上覆蓋一層絕緣層，再在絕緣層上覆蓋一個矽薄層，然後在矽薄層上構造器件。

各種流派都有自己的長處和缺點。平面體矽成本最低廉，然而短板是靜態漏電（static leakage）問題，finFET正是主要為了解決這個短板而來。控制漏電可以使產品的時鐘頻率增加，但時鐘頻率增加後又需要控制好動態功率密度（dynamic power density）。FD-SOI則是採用平面型的結構解決靜態漏電問題的又一套方案，同時該方案還能通過體偏置（body biasing）技術來控制功耗。finFET和FD-SOI全耗盡技術的共同缺點是成本相比傳統平面型體矽要高。

所有這些22nm產品的目標都是避免使用多重曝光技術，後者成本高且生產起來很耗時。之所以2011年就嶄露頭角的28nm到目前仍能如此受歡迎，就是因為它很好地平衡了效能和成本。

根據IBS的資料，目前28nm平面型裝置的平均設計費用是5130萬美元，而16/14nm產品則是1.063億美元。因此儘管GlobalFoundries，臺積電，聯電這些代工商都已經推出了基於16/14nm的finFET產品，但市面上主流設計仍然基於那些相對老舊的節點技術。

圖2：晶片設計費用走向圖

IBS高管Jones表示：“如果選擇finFET,掩模版開發費和晶片設計費這一塊會猛增。對數位電路而言，finFET是個很好的選擇，但是finFET無法滿足RF或者混合訊號電路的要求。”

雖然finFET是一種很理想的高效能技術，但我們很難將RF，類比電路整合到finFET中去。為了填補這個空白，許多代工商開始開發新的22nm產品，這樣就能夠給那些希望獲得比28nm產品效能更好，但是又不需要或無法在16/14nm finFET產品上得到滿足的客戶提供一些選擇。

22nm是物流網產品，混合訊號產品和RF產品的理想選擇，產品成本較16/14nm而言更加低廉，根據IBS的資料，22nm產品的平均設計費為7030萬美元。

聯電的高管John Chen表示：“我們預計22nm將是一個產出量可觀的長壽製程。相比直接從28nm跳到14nm finFET,超低漏電的22nm顯然更有吸引力，而且相比14nm，22nm產品的掩模板費用及晶片設計費用也更為低廉。”

對那些還在使用65nm，55nm，40nm產品的客戶而言，升級到22nm也相對容易。ARM公司高管Low表示：“許多這樣的老舊產品都會選擇22nm作為遷移的物件，遷移到22nm會成為一股浪潮。到22nm費用合適時，這股浪潮就會到來。當然相關IP的齊備也很重要。當成本費用和IP齊備程度都十分理想時，22nm就會在市場上展翅高飛。“

臺積電和聯電是平面體矽型22nm陣營的主要廠家，他們的22nm其實主要是從以前的28nm進一步微縮而來，所以同樣配備了高K金屬柵（HKMG），銅互連，低K電介質等技術。

這種思路有利有弊。有利的一面，由於產品是從28nm微縮而來，因此代工廠可以繼續使用以前28nm的生產裝置和工藝流程來生產22nm產品。弊的一面，平面型體矽產品在製程接近20nm時產生的短溝道效應會導致產品壓閥值斜率引數的惡化，器件的關閉特性不好。

平面體矽器件中，隨著製程的不斷微縮，體矽CMOS器件會遭遇所謂的隨機摻雜波動現象（random dopant fluctuation：RDF），最終導致器件的門限電壓波動。

我們都知道，體矽器件中為了調整門限電壓，降低靜態耗電，需要用離子注入的方式向溝道中摻雜雜質原子，但溝道中摻雜的雜質原子數量不可能達到每個器件完全相同的水平，總是會有所不同，過去柵長度較大時這並不會出現問題，但隨著柵長度的縮短，溝道中摻雜原子的總數量也不斷減小，這樣即使是雜質原子數量的微小差異也可能導致門限電壓的較顯著區別（一般RDF會導致門限電壓的下降）。這就是所謂的RDF效應。

很容易想到，解決RDF問題的方法之一就是儘量不向溝道中摻雜雜質原子，而FD-SOI和finFET技術就具備這種特徵。

然而臺積電和聯電仍在將平面CMOS器件的極限向22nm推進，儘管面臨的挑戰不小，但他們的22nm產品仍然吸引了相當數量客戶的注意。

Gartner分析師Samuel Wang認為：”我的理解是一些客戶從28nm升級到22nm以後可以在器件密度，執行速度，功耗上獲得優勢。臺積電預計大約20%的28nm客戶會選擇升級到22nm體矽技術。FD-SOI則更適合是低功耗高階應用。而22nm體矽則是目前流行的28nm縮微版本。絕大多數晶片設計者仍會選擇這種設計方案，而且22nm可用的物理IP數量也相對更豐富。“

臺積電最近則放出了更多22nm平面體矽產品的細節，這款產品將包括兩個平臺： 22nm ULP(超低功耗)平臺，工作電壓0.8-0.9V,更適用於需要較高效能表現的低功耗應用；22nm ULL（超低漏電）平臺則適用於超低耗電應用,工作電壓僅0.6V，計劃2019年四月份推出。

臺積電研發副總裁Cliff Hou介紹："對物聯網和RF/模擬應用而言，不同產品的效能需求各有不同，因此很難開發出一種完全適用於各種應用的平臺，所以我們需要兩個平臺來分別對應。"

除了器件效能之外，代工客戶還必須檢視製程可用的EDA工具和IP支援情況。

代工廠商需要來自第三方EDA工具廠商的支援。對某個製程而言，代工商通常會自己開發一部分自有IP，但也需要第三方IP的支援。市面上有眾多EDA工具和IP廠商可供選擇。對臺積電的22nm製程而言，22nm嵌入式MRAM和RRAM已經有對應的IP工具支援。

嵌入式記憶體通常被整合在微控制器中，通常使用NOR快閃記憶體作為嵌入式記憶體器件，而NOR器件則很難微縮到28nm以下，如此便催生了MRAM和RRAM儲存技術。這些新興的儲存器件集合了SRAM的速度優勢和快閃記憶體的非易失優勢，耐久性方面也十分優秀。

嵌入式記憶體廠商微芯仍計劃將其名為superflash的嵌入式快閃記憶體技術進一步微縮到22nm。”一旦28nm產品通過驗證，我們計劃轉向FD-SOI或者22nm平臺。因為22nm體矽僅是28nm製程的微縮版本，所以SuperFlash很有可能被拓展到22nm平臺。這樣根據終端應用的不同，將形成eMRAM和SuperFlash技術並存的局面。“

在其它第三方IP陣線上，ARM也已經為臺積電的22nm製程開發了物理IP，如標準元件庫，通用I/O庫，記憶體編譯器等以供使用，

在EDA工具方面，各大EDA工具廠商也對臺積電的22nm製程提供著支援。

聯電也正在開發22nm製程體矽技術。”聯電目前正在努力實現客戶對我們22nm製程的要求，我們預計2020年可以開始量產相關的產品。相比28nm產品，我們的22nm產品在效能和功耗方面的提升會在10%幅度。聯電的22nm平臺將會是一個高性價比的平面型HKMG解決方案，能夠滿足更寬泛的應用需求，包括移動應用，物聯網應用和汽車行業的應用。“

FD-SOI陣營

GlobalFoundries可以說是首個涉足22nm戰場的競爭者。三年以前他們就推出了基於FD-SOI的22nm平臺產品。而三星也曾經推出過基於FD-SOI的28nm產品，目前他們還在開發基於18nm的這類產品。

除此之外，GlobalFoundries還計劃2022年推出12nm FD-SOI產品。一般認為，22/18nm FD-SOI產品相比16/14nm finFET效能稍遜，但它們彼此之間面向不同的應用，市場並不重疊，因此也不會產生面對面競爭的局面。

FD-SOI使用專門特製的矽晶圓片進行生產，這種矽原片在矽襯底上覆蓋有一層薄薄（20-25nm厚）的氧化絕緣層，絕緣層將器件和矽基體分割開來，如此可減少器件的漏電。

FD-SOI也是基於平面型器件的技術，採用了全耗盡型的溝道。GlobalFoundries高管Schaeffer表示：”這種設計從根本上杜絕了RDF效應的影響，大大改善了器件的壓閥值斜率。“

圖3：體矽與FD-SOI對比 FD-SOI不僅通過柵極控制器件的工作，還可以通過控制襯底來達到類似的目的

如今常見的FD-SOI技術最初是由ST公司研發，後來GlobalFoundries和三星公司先後取得了這項技術的授權。GlobalFoundries的22nm FD-SOI技術名為22FDX，同樣採用了HKMG技術以及矽鍺溝道技術。相比28nm平臺，效能可提升30%，功耗則下降45%，早在2017年便已經通過了生產驗證。

而最近，22FDX的產品支援陣營又有了進一步增加。Schaeffer透露：”亞6Ghz RF器件，毫米波器件，超低漏電器件以及超低功耗器件最近也都通過了驗證。“

FD-SOI的引人之處主要是兩點：低功耗與體偏置（Body bias）技術。在0.8V工作電壓水平下，器件的驅動電流可低達910μA/μm (856μA/μm)，且工作電壓可低至僅0.4V.

體偏置技術死灰復燃

Soitec高管Manuel Sellier介紹：”通過改變器件背柵的電壓，體偏置技術可以動態地控制器件的門限電壓。過去通過複雜的摻雜技術來控制的門限電壓引數，現在可以通過軟體來程式設計從而實現動態的控制。設計者可以利用這種功能來動態地管理產品的漏電狀況，有效地補償製程和環境溫度等效應造成的影響。“

圖4：FD-SOI中的體偏置技術

體偏置技術並非什麼新鮮玩意，40nm節點以前，體矽產品上也曾使用這項技術來控制漏電或提升效能，但40nm之後，體偏置技術在體矽產品上逐漸失去效用，而FD-SOI則不存在這方面的問題，因此藉著FD-SOI的風潮，體偏置技術又被人們重新推到前臺。類似於過去的體偏置技術，FD-SOI支援反向/正向體偏置（RBB/FBB），當需要提升器件效能，增加開關速度時，可以採用FBB，增加體偏置電壓，代價是稍微增加器件的漏電水平；當不需要器件工作在高效能模式下時，可以採用RBB，降低體偏置電壓從而降低器件的漏電水平。

不過FD-SOI也有三個弱點：成本，生態系統和採用率。多年以來，FD-SOI一直鮮有代工廠商問津，Intel，臺積電，聯電和其它一些代工商從未涉足FD-SOI領域，他們認為體矽技術完全可以在較低的成本水平上實現高效能表現。舉例而言，一片SOI晶圓片的售價在370到400美元之間，而普通晶圓售價僅100-120美元。

不過FD-SOI產品的光掩模數量確實相對較少，這補償了其高昂的晶圓片價格。根據IBS的資料，FD-SOI產品的光掩模數量通常在22-24片，而體矽則需要27-29片。

除此以外，FD-SOI陣營也正在仰頭趕上。”相比22nm體矽HKMG器件，FD-SOI器件的成本增加在5%以內，而功耗方面則相對提升了30%-50%，這對可穿戴裝置以及物聯網用裝置是很重要的優勢。“

然而，EDA工具/IP工具則可以說是FD-SOI陣營的短板。Jones介紹說：”目前22nm FD-SOI的IP生態圈還在成長中，相比之下22nm體矽的IP生態系統要成熟得多。“這種情況正在逐步好轉中，據悉Cadence, Mentor 以及 Synopsys這樣的大廠的多款22nm FD-SOI用EDA工具已經在認證過程中。

Mentor公司CEO Wally Rhines表示：”FD-SOI在RF器件方面具備獨特的優勢，這是其它技術難以匹敵的優勢。“

FD-SOI還有其它的優勢。Rhines介紹說：”雖然finFET的漏電量接近於零，但仍需要解決動態功耗的問題。而FD-SOI的優勢之一就是對動態功耗的控制。如果你能將電壓從1.0降低到0.6V，那麼功耗可以降低65%。而FD-SOI器件則可以根據情況動態調整器件的功耗。“

其它選項

去年，Intel推出了其22nm finFET產品的低功耗版本.不過此後他們幾乎沒有對這款產品進行太多的宣傳。不過在即將開幕的IEDM大會上，Intel計劃展示一篇有關其22nm嵌入式MRAM的文章。

以上這些就是目前22nm戰線上的熱鬧景象，不過目前相關的市場規模能發展到多大，哪一種產品將執牛耳則還沒有定論。現在要估計22nm產品會大紅大紫還是門庭冷落還為時過早。每項技術都有其用武之地，只不過有些技術更容易吸引人們的注意而已。