RF設計越來越難，這個整合式的設計方法學值得一用|半導體行業觀察
來源：本文由公眾號 半導體行業觀察（ID：icbank）翻譯自「Microwaves & RF」，謝謝。
不斷髮展的通訊標準（如LTE-A和5G）正在推動RF架構創新，因此，在小型化、效能和對通過提高頻譜效率來提高資料吞吐量的技術支援方面，給RF前端模組設計帶來了挑戰。
為了滿足多模和多頻手機對更高效能和更小元件尺寸的需求，業界正在將模組整合策略從單一封裝中的類似構建模組轉換為採用基於多種技術的多功能前端。這些開發工作針對每個頻率範圍的、基於單個完全整合的RF模組產品，包括多模/多頻功率放大器（PA）、雙工器和RF開關等。
通常情況下，模組和子系統設計人員在設計中會使用多種技術。這些技術包括砷化鎵（GaAs）和氮化鎵（GaN）單片微波積體電路（MMIC），矽RFIC和多層層壓板。每種技術都封裝在一個特定的工藝設計套件（PDK）中，並會詳細說明製造工藝和前端構建模組（元件庫）的電氣和物理屬性。
支援多個PDK和電路/電磁（EM）協同模擬的多技術設計流程用於分析體聲波（BAW）和表面聲波（SAW）濾波器之間的電相互作用（基於等效電路模型）和多層層壓封裝。它可提供全面的模組分析和優化。但是，開發矽RFIC開關、低噪聲放大器（LNA）和PA時，情況會有所不同，需要採用針對性更強的開發工具。
本文介紹了一種現代設計流程，它將PDK轉換為可在NI AWR設計平臺中進行模擬的流程，以支援晶片封裝協同設計和EM驗證。通過將設計匯入到可與PDK一起使用的動態庫中，設計人員能夠使用最初在完全不同的環境中建立的複雜設計，基於不同的技術有效地開發產品。
為特定需求設計的EDA工具
設計人員根據個人喜好和特定工具的功能，使用不同的射頻EDA工具來處理單個或一組設計任務。一些工具專注於高頻MMIC、PCB和模組設計，如Microwave Office電路設計軟體。其他廠商，如Cadence的應用目標是基於矽的RFIC和模組設計。由於這些工具中的每一個都有各自的優勢，因此最好採用那些支援互操作性和資訊交換的設計流程，以便設計人員可以為每個設計任務選擇最佳工具。
為了支援不同環境之間的資料交換，已經開發了幾種行業標準檔案格式，例如touchstone（SNP）和測量資料交換格式（MDIF）檔案。touchstone檔案提供S引數，即網路的小訊號模擬或測量頻率響應。MDIF檔案允許通過無限數量的獨立變數（如頻率或柵極電壓）對S引數或噪聲等資料進行排序。這些格式允許設計人員在其模擬中對器件（例如RFIC或開關）的線性響應進行建模，並輕鬆地在設計工具之間來回傳遞該模型。
多諧波模型（有時也稱為Keysight X引數）類似於S引數，增加了模擬大訊號工作條件下的非線性行為的能力。在不同設計工具之間使用的其他資料格式包括用於電路塊的Spice網表，用於原理圖資訊的交換檔案格式（IFF），以及諸如GDSII和DXF的佈局格式。
這些標準格式可以充分發揮作用，但它們各有其侷限性。例如，S引數用於線性模擬，它們不適用於非線性模擬。一些RF模擬器只能使用雙埠MDIF檔案。大訊號多諧波模型可能需要很長時間才能生成和模擬，檔案往往很大，難以共享。而對於X引數來說，檔案可以是千兆位元組。
模組和子系統設計人員面臨的挑戰
對於集成了使用各種工具開發的多種技術的RF模組，由於整體設計任務的複雜性，對工具之間更大互操作性的需求往往超出簡單的資料格式相容性。前端模組和其他多技術裝置可在單個層壓模組上包含多達25個積體電路，包括BAW和SAW濾波器、III-V RF MMIC PA，以及具有多個天線的矽開關和矽LNA。在本文的設計例項中，矽開關和LNA是在Cadence工具中設計的，聲學/層壓濾波器是在Microwave Office軟體中完成的。圖1所示為典型的多晶片模組設計。
圖1：Microwave Office軟體環境下的典型模組設計
為交換機設計人員建立所有所需開關狀態所需的檔案非常耗時。該過程可能容易出錯，因為需要支援RFIC涵蓋的250多個狀態。對於touchstone檔案，僅捕獲線性行為。對於開關甚至聲學濾波器而言，至關重要的非線性行為需要由較大的多諧波檔案捕獲。隨著RFIC分析和S引數檔案生成，每個狀態需要7分鐘，而一個開關操作有68個狀態，另一個有25個狀態，這時，需要投入大量的時間，一般情況下，一個操作過程會花費數小時甚至數天。
Cadence Virtuoso和NI AWR軟體協同模擬流程
本文介紹的解決方案利用了直接在Microwave Office軟體中支援Cadence設計的新功能。圖2所示即為此流程。在這裡，基於Microwave Office的Spectre網錶轉換的設計流程可以使Virtuoso和NI AWR軟體協同模擬。
圖2：NI AWR設計平臺中用於協同模擬的Cadence Spectre轉換流程
通過採用矽工藝PDK並通過Spectre設計網表將其傳輸到Microwave Office軟體中，設計人員可以訪問所有NI AWR設計環境工具，從而實現該流程。這些工具包括Visual System Simulator（VSS）系統設計軟體，Microwave Office線性和非線性模擬，APLAC諧波平衡和瞬態模擬，NI AWR佈局工具，以及AXIEM 3D平面和Analyst 3D finite-element method (FEM)EM模擬器。
圖3所示為具有片上濾波器的雙極/八擲（DP8T）矽開關的Virtuoso原理圖，其關鍵部件是天線開關模組（ASM），它有6種不同的開關狀態。
圖3：Cadence Virtuoso開關原理圖
網表和執行
使用“Netlist and Run”命令將建立NI AWR軟體轉換所需的檔案。由於此命令是在測試平臺執行的，因此要轉換的實際上是一個子電路。建立的最關鍵檔案是input.scs，其中包含所有相關的Cadence原理圖資訊。
執行“Import Spectre Netlist Design”指令碼將開啟一個簡單的使用者介面對話方塊。這種開關設計（大約2,000行網表）的翻譯大約需要一秒鐘。翻譯完成後，可以在任何設計中使用兩個元件：一個用於流程，另一個用於實際設計。
還要生成一個日誌檔案，為設計人員和設計支援團隊提供有關已翻譯的單元格，使用的庫以及測試平臺模擬的更詳細資訊。該轉換包括原始設計中的微帶線（MLIN）元素，它提供了設計中傳輸線中色散和損耗的精確建模。此外，還會捕獲Cadence側包含S引數塊的任何檔案的目錄路徑。
轉換開關設計完成後，使用者將兩個新的PDK載入到Microwave Office軟體中的新專案或現有專案中：翻譯的Cadence代工廠PDK（csoi7rf Global foundries PDK，見圖4左側）和設計PDK（RF-Core，見圖4右側）。RF Core檔案提供了原理圖元素和設計塊。這些PDK將提供模擬所需的三個簡單的NI AWR軟體庫元素。
圖4：翻譯的Cadence代工廠PDK（左）和設計PDK（右）出現在元素樹庫中，可以插入任何NI AWR軟體設計中
新的庫元素可通過標準“拖放”放置到Microwave Office電路設計軟體原理圖中，就像任何其他原理圖元素一樣。如圖5中的原理圖所示，PROCESS塊用於引用代工廠PDK製程，並允許使用者更改process corners。使用DESIGN塊，使用者可以訪問Cadence設計中的任何設計變數。
圖5：在此Microwave Office原理圖中可以看到PROCESS塊（代工廠PDK製程）和Cadence設計的設計變數的DESIGN塊
在圖中右側，翻譯的元件有大約20個埠。DESIGN模組用來控制開關狀態的位置（在本例中設定為6），以及控制開關狀態的兩個電壓。左上角的PROCESS塊（在圖的左側突出顯示）為設計人員提供了指定process corners的能力，這對於IC設計非常重要。
為了驗證在Microwave Office中模擬的網錶轉換與原始Spectre結果的頻率響應，將測試用例Spectre模擬的S引數匯入Microwave Office進行比較。驗證設定實際上與包含已翻譯網表的原理圖測試臺相同。對於此模擬，子電路包含直接從Cadence匯出的touchstone S引數塊。
比較小訊號結果
圖6所示為NI AWR軟體模擬的小訊號結果與Spectre結果的比較情況，這由整個頻帶上的S引數表示。正如所料，結果顯示兩個結果確切一致。
圖6：將NI AWR軟體模擬的小訊號結果與Spectre結果進行比較
補充分析
現在已經驗證了設計轉換，可以使用開關執行許多其他模擬，包括掃描process corners，調整/掃描開關狀態，以及調整/掃描控制電壓。匯入的RFIC就像常規的Microwave Office元素一樣。在圖7的左側，已將掃描process corners與直接從Cadence獲取的參考資料進行比較，顯示出了process corners的影響和模擬器之間的重疊。
圖7：現在可以使用開關執行其他模擬，因為它的行為類似於常規的Microwave Office元素
圖7的右側顯示了在該示例中針對不同開關狀態（通過路徑）的模擬插入損耗。RFIC通過6種不同的開關狀態進行控制，顯示了取決於開關狀態的不同響應。設計人員現在可以根據精確的RFIC模型開發層壓板設計細節，通過引數設定輕鬆改變狀態，可以實現調整或掃描。
此外，由於開關設計是常規的Microwave Office子電路，它可以與任何其他Microwave Office元件，EM結構，資料檔案等組合。可以將多種技術組合到一個Microwave Office專案中，實現跨技術的協同模擬以及佈局整合。單個疊層模組可以包含並組合矽開關、III-V PA RFIC、聲學濾波器等。最終的整合設計佈局包括聲學濾波器、矽器件、GaAs-PA和模組。
分配佈局
開關佈局也可以以GDSII等標準格式從Virtuoso匯出並匯入NI AWR軟體，然後可以與原理圖子電路關聯或連結，以確保正確的佈局連線（見圖8）。佈局幾何形狀是相同的，顏色根據偏好而不同。
圖8：開關佈局可以從Cadence Virtuoso匯出並匯入到NI AWR軟體中，然後可以與原理圖子電路關聯或連結，以確保正確的佈局連線
結論
本文介紹了一種整合設計流程，用於將源自不同軟體工具的多種技術組合到一個專案中，實現模擬和佈局設計工具之間的協同模擬。該流程不僅可以使設計人員整合不同的半導體和封裝（層壓）技術，還可以利用最初在RFIC設計環境中建立的複雜設計，並將其整合到專門用於MMIC、RF PCB和模組開發的設計環境中。最終的整合設計佈局包括4種不同的技術：聲學濾波器，矽器件，GaAs PA和模組。